Knižnice napísané v Veriloge
darkriscv
opensouce RISC-V cpu jadro implementované vo Verilog od nuly za jednu noc!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
NIC s otvoreným zdrojom na báze FPGA a platforma pre výpočty v sieti.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Zjednotená aplikácia OpenROAD implementujúca tok RTL-to-GDS. Dokumentácia na https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Naučte sa, ako navrhovať digitálne systémy a syntetizovať ich do FPGA iba pomocou opensource nástrojov.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Open source ekosystém pre otvorené dosky FPGA.
- 650
- GNU General Public License v3.0 only
microwatt
Malé softvérové jadro Open POWER ISA napísané vo VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Zdrojové a dokumentačné súbory pre projekt priemyselnej kamery USB C, Toto úložisko obsahuje dosky plošných spojov, FPGA, fotoaparát a USB spolu s firmvérom FPGA a zdrojom firmvéru ovládača USB.
- 553
riscv_vhdl
Implementácia prenosného RISC-V System-on-Chip: RTL, debugger a simulátory.
- 519
- Apache License 2.0
OpenTimer
Vysoko výkonný nástroj časovej analýzy pre systémy VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Chcete rýchlejší procesor ML? Urob si sám! -- Rámec na hranie s vlastnými operačnými kódmi na zrýchlenie TensorFlow Lite pre mikrokontroléry (TFLM)...... Online návod: https://google.github.io/CFU-Playground/ Referenčné dokumenty nájdete na nižšie uvedenom odkaze..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Štandardná knižnica šablón pre SystemVerilog.
- 369
- GNU General Public License v3.0