Knižnice napísané v Veriloge

xfcp

Rozšíriteľná riadiaca platforma FPGA.
  • 44
  • MIT

zbasic

Jednoduchý základný systém ZipCPU navrhnutý na testovanie a rýchlu integráciu do nových systémov.
  • 38

interpolation

Techniky digitálnej interpolácie aplikované na digitálne spracovanie signálu.
  • 37

Verilog_Calculator_Matrix_Multiplication

Toto je jednoduchý projekt, ktorý ukazuje, ako vynásobiť dve matice 3x3 vo Verilog.
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Jadro Atari ST/STe pre FPGA.
  • 30

demo-projects

Demo projekty pre rôzne dosky Kintex FPGA (podľa openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Konami Teenage Mutant Ninja Turtles pre platformu MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Všetka práca súvisiaca s kódovačom YC / NTSC & PAL pre MiSTerFPGA.
  • 29
  • MIT

fftdemo

Ukážka ukazujúca, ako je možné zložiť niekoľko komponentov na vytvorenie simulovaného spektrogramu.
  • 28

neorv32-verilog

♻️ Preveďte procesor NEORV32 na syntetizovateľný modul netlist Verilog s jednoduchým obsahom pomocou GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Jadro A2O bolo pokračovaním A2I, napísané vo Verilog, a podporovalo nižší počet vlákien ako A2I, ale vyšší výkon na vlákno, s použitím vykonávania mimo poradia (premenovanie registra, rezervačné stanice, vyrovnávacia pamäť dokončenia) a úložisko fronte. Teraz sa aktualizuje, aby vyhovovala požiadavkám a integrovala sa do otvorených projektov. (od OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Prepojená implementácia detekcie okrajov Sobel na kamere OV7670 a na statických obrázkoch.
  • 27
  • MIT

dbgbus

Zbierka ladiacich zberníc vyvinutých a prezentovaných na zipcpu.com.
  • 27

jt89

sn76489an kompatibilné jadro Verilog s dôrazom na implementáciu FPGA a kompatibilitu systému Megadrive/Master.
  • 26
  • GNU General Public License v3.0 only

gateware

IP submoduly, naformátované pre ľahšiu integráciu CI.
  • 24
  • GNU General Public License v3.0

boxlambda

Sandbox mikropočítača na báze FPGA pre softvér a experimentovanie RTL.
  • 24
  • MIT

psram-tang-nano-9k

Open source radič PSRAM/HyperRAM pre Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Sprievodca komplexným programovateľným logickým zariadením (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Streamovanie kamery OV7670 v reálnom čase cez VGA s rozlíšením 640 x 480 pri 30 snímkach za sekundu.
  • 21
  • MIT

Rosebud

Rámec pre vývoj Middlebox akcelerovaný pomocou FPGA.
  • 20
  • MIT

color3

Informácie o doske eeColor Color3 HDMI FPGA.
  • 19
  • MIT

RISC-V

Návrhová implementácia jadra RV32I vo Verilog HDL s rozšírením Zicsr.
  • 19
  • MIT

ice40_power

Výkonová analýza zariadení ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Ukážka dosky FPGA MAX1000 založená na ZipCPU.
  • 17

icozip

Ukážkový port ZipCPU pre icoboard.
  • 16

caravel_fulgor_opamp

Testovací čip na všeobecné použitie s použitím Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Dizajnové súbory pre otvorený hardvérový prevodník NeoGeo MVS na AES.
  • 15
  • GNU General Public License v3.0 only

dyract

DyRACT Open Source Repository.
  • 14

cia-verilog

Implementácia 8250 Complex Interface Adapter (CIA) vo Verilog.
  • 14