Knižnice napísané v Veriloge
axis_udp
Toto úložisko obsahuje jednoduchú implementáciu UDP/IP stacku so 64-bitovým rozhraním AXI-Stream. Požiadavky ICMP a ARP sú čiastočne podporované. Projekt bol testovaný na Xilinx 7-series FPGA s 10G Ethernet MAC IP jadrom.
- 12
- MIT
gowin_flipflop_drainer
Testovací prípad pre záťažové testovanie Tang Nano 4K a 9K a Primer 20K (Gowin FPGA).
- 11
ULX3S_FPGA_Camera_Streaming
Dizajnové súbory Verilog a súbor Icestudio na streamovanie kamery OV7670 pomocou dosky ULX3S FPGA.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Dizajnové súbory Verilog a súbor Icestudio pre detekciu okrajov Sobel s kamerou OV7670 pomocou dosky ULX3S FPGA.
- 8
- MIT
dbus_ti_link_uart_verilog
Implementácia Verilog dbus (TI transfer bus) a most do UART. Vysokovýkonné prepojenie s kalkulačkami TI, ako je TI-89..
- 8
- MIT
HDMI_testikuva
Sipeed Tang Nano 4K FPGA implementácia statického ladiaceho obrazu, ktorý som ako dieťa sledoval v televízii.
- 6
clash-pong
Pong v Haskell / Clash, ktorý beží ako softvér pomocou SDL a ako hardvér zameraný na FPGA.
- 6
- MIT