Knižnice napísané v VHDLe

spi-fpga

SPI master a SPI slave pre FPGA napísané vo VHDL.
  • 132
  • MIT

ethernet_mac

Tri-mode (10/100/1000) full-duplex FPGA ethernet MAC vo VHDL.
  • 126
  • GNU General Public License v3.0

w11

Jadro CPU a SoC PDP-11/70.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Základný RISCV CPU podporujúci inštrukcie RV32I vo VHDL.
  • 98
  • MIT

sdram-fpga

Jadro FPGA pre jednoduchý radič SDRAM..
  • 96
  • MIT

deniser

Výmena čipu Amiga Denise.
  • 82

dvb_fpga

RTL implementácia komponentov pre DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Hardvérový modul PUF (Physical Unclonable Function) pre akékoľvek FPGA..
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Ukážky grafiky.
  • 77

AXI4

Overovacie komponenty AXI4 Full, Lite a AxiStream. Komponenty overenia hlavného rozhrania, odpovedača a pamäte AXI4. Komponenty na overenie vysielača a prijímača AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Malý a na platforme nezávislý generátor skutočných náhodných čísel pre akékoľvek FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Vysoko optimalizované streamovacie FFT jadro založené na Baileyho 4-krokovom veľkom FFT algoritme.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Jednoduchý UART radič pre FPGA napísaný vo VHDL.
  • 69
  • MIT

CoPro6502

Implementácie FPGA procesorov BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Počítač (FPGA SoC) založený na CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

Návrh FPGA neurónovej siete na detekciu farieb.
  • 44
  • MIT

catapult-v3-smartnic-re

Dokumentácia dosiek Catapult v3 SmartNIC FPGA (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Port Apple2fpga Stephena A. Edwardsa na PYNQ-Z1 (Xilinx Zynq FPGA) na emuláciu Apple II+..
  • 40

Apple-II_MiSTer

Apple II+ pre MiSTer.
  • 40

neorv32-setups

📁 NEORV32 projekty a príkladné nastavenia pre rôzne FPGA, dosky a (open-source) toolchainy..
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Knižnica s pohyblivou rádovou čiarkou IEEE 754 v system-verilog a vhdl (od taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Vysoko konfigurovateľný a kompaktný variant jadra procesora ZPU.
  • 32

bonfire-cpu

Implementácia RISC-V (RV32IM) optimalizovaná pre FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Presunuté na: https://github.com/MiSTer-devel/C128_MiSTer] (od eriks5).
  • 30

a2i

Jadro A2I bolo použité ako univerzálny procesor pre BlueGene/Q, nástupcu superpočítačov BlueGene/L a BlueGene/P (od OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Získajte informácie o spracovaní obrazu pomocou FPGA. Video prednášky vysvetľujú algoritmus a implementáciu detekcie jazdných pruhov pri jazde v automobiloch. Skutočný hardvér je dostupný ako vzdialené laboratórium.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Záťažový test FPGA bez ohľadu na technológiu: maximálne využitie logiky a vysoká dynamická spotreba energie.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Testy na vyhodnotenie podpory funkcií VHDL 2008 a VHDL 2019.
  • 24
  • Apache License 2.0