Knižnice napísané v VHDLe

GAIA3

Procesor GAIA.
  • 24

RedPitaya_Acquisition

Premeňte Red Pitaya na akvizičnú kartu.
  • 21

spi-to-axi-bridge

Most SPI na AXI4-lite pre jednoduché prepojenie bánk registrov airhdl s akýmkoľvek mikrokontrolérom.
  • 21
  • Apache License 2.0

mrisc32-a1

Zreťazená, v poradí, skalárna implementácia VHDL MRISC32 ISA.
  • 20

VHDL-Guide

Sprievodca VHDL.
  • 20

neorv32-riscof

✔️Port RISCOF na overenie kompatibility RISC-V ISA procesora NEORV32.
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 Priehľadný most Wishbone-to-SPI podporujúci Execute-In-Place (XIP)..
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

Jednoduchý trojstupňový RISC-V CPU.
  • 19
  • MIT

karabas-128

Karabas-128. Klon ZX Spectrum 128k, založený na CPLD Altera EPM7128STC100.
  • 18
  • Do What The F*ck You Want To Public

kvm-ip-zynq

KVM cez IP bránu zacielenú na Zynq-7000 SoC.
  • 17
  • MIT

j-core-ice40

J-core SOC pre ice40 FPGA.
  • 17

fpu-sp

Knižnica s pohyblivou rádovou čiarkou IEEE 754 v system-verilog a vhdl.
  • 17
  • Apache License 2.0

pocket-cnn

CNN-to-FPGA-rámec pre malé CNN, napísaný vo VHDL a Pythone.
  • 16
  • Mozilla Public License 2.0

Flo-Posit

Pozitívne aritmetické jadrá generované pomocou FloPoCo.
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

Rozhranie UART na AXI Stream napísané vo VHDL.
  • 14
  • MIT

Brutzelkarte_FPGA

Popisný kód FPGA Brutzelkarte vo VHDL.
  • 13
  • GNU General Public License v3.0 only

vunit_action

Akcia VUnit GitHub.
  • 13
  • MIT

rv16poc

16-bitový RISC-V dôkaz koncepcie.
  • 13
  • Apache License 2.0

hVHDL_example_project

Príklad projektu, ktorý využíva mnoho nápadov a funkcií knižníc hVHDL, ako sú matematické moduly s pevnou a pohyblivou rádovou čiarkou, a má zostavovacie skripty pre väčšinu bežných FPGA.
  • 12

ORCA-risc-v

RISC-V od VectorBlox.
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 JTAG debug transport module (DTM) - kompatibilný so špecifikáciou RISC-V debug..
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

port Stephena A. Edwardsa apple2fpga na ULX3S.
  • 12

hVHDL_fixed_point

VHDL knižnica syntetizovateľných matematických funkcií na vysokej úrovni abstrakcie pre funkcie násobenia, delenia a sin/cos a transformácií abc na dq.
  • 10
  • MIT

neorv32-examples

Niektoré príklady neorv32 pre dosky Intel FPGA využívajúce Quartus II a SEGGER Embedded Studio pre RISC-V..
  • 9

pico-png

PNG kodér, implementovaný vo VHDL.
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

vysoká úroveň knižnice VHDL s pohyblivou rádovou čiarkou pre syntézu v FPGA.
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

Návrh generátora obrázkov na zobrazenie pouličnej scény. Môže byť použitý ako samostatný dizajn pre generátor obrazu alebo ako generátor testovacích vzorov pre obvod detekcie jazdných pruhov.
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

Prednáška o FIR filtri na FPGA.
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

Jednoduchý dizajn zameraný na iCE40 up5k s GHDL + Yosys..
  • 7