Knižnice napísané v VHDLe

pyxhdl

Frontend Pythonu pre VHDL a Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo pre kurz Embedded FPGA od Vincenta Claesa.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX pre TRS-80 Model 100, 102, 200.
  • 7

fiate

Automatické testovacie zariadenie pri poruche vstrekovania.
  • 6
  • Apache License 2.0

upduino-projects

Rôzne projekty VHDL, na ktorých som pracoval pre Upduino v2.0 a v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Hardvér BYU Pynq PR Video Pipeline.
  • 6

cyc1000-rsu

Projekt CYC1000 FPGA Remote System Upgrade.
  • 6
  • MIT

WARP_Core

Jadro procesora Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

prepojovacia zbernica napísaná vo VHDL pre prístup k dátam v FPGA moduloch.
  • 5
  • MIT

video_processing

Spracovanie videa v reálnom čase na FPGA.
  • 4

hVHDL_gigabit_ethernet

Knižnica VHDL pre syntetizovateľný minimálny gigabitový ethernet s rozhraním RGMII, minimálnym ethernetovým, ip a udp analyzátorom hlavičiek.
  • 4
  • MIT

minitel2.0

Zostrojenie modernej výpočtovej jednotky zo starého minitelu pre domotické aplikácie.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integrácia Deep Learning Processing Unit (DPU IP) s Application Processing Unit (APU) pomocou (Zynq-7000 PS) v Xilinx Vivado Design Suite.
  • 2

es4

Kód pre Tufts ES4 Úvod do digitálnej elektroniky.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Midway MCR3 založené hry.
  • 2

Smallpond

Úplne nová architektúra RISC vytvorená v CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Jednoduchá, parametrizovaná sínusová vyhľadávacia tabuľka.
  • 0

VHDL_real_time_simulation

Jednoduchý projekt pre blogový príspevok so syntetizovateľnými modelmi prevodníkov peňazí.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Toto bol posledný projekt počítačovej architektúry CS-401. Mikroprocesor bol zostavený pomocou VHDL v Xilinx Vivado. Moja skupina sa rozhodla postaviť niečo podobné GPU, ktoré dokáže robiť veľa jednoduchých výpočtov súčasne.
  • 0

EdgeDetectionAccelerator

Accelerator Image Edge Detection Accelerator založený na FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projekt aprezentovaný pre získanie špeciálnej disciplíny Circuítos Digitais, Federálnej technickej univerzity v Paraná, kampus Apucarana..
  • 0